在电子信息、通信、工业控制、汽车电子等领域，FPGA一直有着稳定的应用需求。随着高速接口、实时信号处理、边缘计算以及异构计算的发展，FPGA工程师的工作内容也在不断扩展。

但对于刚入行的工程师来说，真正值得思考的问题并不只是“FPGA应该怎么学”，而是：学到什么程度才能胜任工作？工作三到五年之后，又应该向哪个方向发展？

有些工程师熟悉Verilog，能够独立完成简单的逻辑设计，却始终停留在模块开发阶段；有些工程师能够完成整个项目，却对高速接口、时序约束和底层硬件缺乏深入理解。还有一些工程师工作多年，技术能力并不差，但面对职业选择时，仍然不清楚自己应该继续深耕技术，还是转向系统设计、项目管理等方向。

这些问题的背后，其实都指向同一件事：FPGA工程师需要建立一条清晰的技术成长路线，而不是单纯地积累开发年限。

本文从技术能力、项目经验、专业方向和职业发展几个方面，梳理FPGA工程师不同阶段的成长重点，希望能为正在入门或者已经从事FPGA开发的工程师提供一些参考。

一、FPGA工程师的职业发展，究竟有哪些方向？

在规划职业之前，首先要明确一点：FPGA工程师并不是一个只有单一发展路径的岗位。

不同企业的产品形态、研发流程和技术积累存在明显差异，同样是FPGA开发，在通信设备公司、工业控制企业和芯片设计公司，日常工作可能完全不同。

从实际工作内容来看，FPGA相关岗位大致可以分为以下几个方向。

1. FPGA逻辑设计工程师

这是最常见的FPGA开发方向，也是大多数工程师进入行业的起点。

主要工作包括：

• 使用Verilog或SystemVerilog完成数字逻辑设计。

• 根据需求实现数据通路、控制逻辑和状态机。

• 完成模块仿真、功能验证与问题定位。

• 编写时序约束，分析综合和布局布线结果。

• 配合硬件、软件及系统工程师完成联调。

初级工程师通常从简单模块开发开始，例如FIFO控制、UART通信、SPI接口、计数器和状态机等。

随着经验积累，工作内容会逐渐扩展到复杂数据通路、跨时钟域处理、高速接口控制以及系统级逻辑设计。

这个方向的核心竞争力，不是代码写得有多快，而是能否在资源、时序、功耗和可靠性等约束下，设计出稳定、可维护的硬件逻辑。

2. 高速接口与信号处理工程师

如果希望进一步提升技术深度，高速接口和数字信号处理都是值得考虑的方向。

高速接口方向通常涉及：

• FPGA高速收发器配置与调试。

• JESD204B/JESD204C等高速数据接口。

• PCIe、Ethernet等高速通信接口。

• SerDes链路建立、时钟恢复与链路状态分析。

• DDR存储器接口及高速数据缓存。

• 高速PCB设计协同与信号完整性问题定位。

需要注意，PCIe、DDR和高速收发器并不是掌握RTL语法就能轻松完成的工作。工程师还需要理解参考时钟、复位时序、链路训练、协议状态机以及板级硬件设计等知识。

数字信号处理方向则更加关注算法如何映射到硬件。

例如，在通信系统中，可能涉及数字下变频、滤波器、FFT、调制解调、信道估计等算法的硬件实现。

这一方向不仅要求理解算法原理，还需要掌握定点数运算、量化误差、流水线设计、并行计算以及DSP资源利用等内容。

对于希望长期从事高技术门槛研发的工程师来说，这两个方向都具有较好的专业延展性。

3. FPGA系统架构工程师

当工程师能够独立完成复杂模块开发之后，职业发展的另一个方向，是从模块实现走向系统架构设计。

系统架构工程师不只是接收需求并编写RTL，而是需要在项目初期考虑整个系统应该如何实现。

例如，一个高速数据采集系统可能包含ADC接口、数据预处理、缓存、DMA传输、处理器控制和上位机通信等多个部分。

架构设计阶段就需要考虑：

• 各模块之间的数据流如何组织？

• 不同时钟域之间如何安全传输数据？

• 数据吞吐率是否满足系统要求？

• FIFO需要多大的深度？

• 哪些任务适合由FPGA完成，哪些任务适合由CPU或软件完成？

• 系统出现数据丢失时，如何定位故障？

• 设计如何支持后续功能扩展？

这些问题很难通过单纯增加RTL代码量来解决。

优秀的系统架构工程师，需要同时理解硬件逻辑、器件资源、接口协议、系统软件以及实际应用需求。

4. FPGA验证与设计质量工程师

验证也是一条值得重视的技术路线。

随着FPGA项目复杂度提高，单纯依靠人工编写测试代码和上板调试，越来越难以覆盖所有异常场景。

验证工程师的工作通常包括：

• 搭建可复用的仿真环境。

• 编写测试平台与自动化测试脚本。

• 使用SystemVerilog组织验证代码。

• 构建随机测试、边界条件测试和异常场景测试。

• 检查数据完整性、时序关系和协议行为。

• 定位设计中的功能缺陷。

• 建立持续集成与回归测试流程。

在部分团队中，设计和验证岗位的职责存在交叉；在规模更大的研发组织中，两者可能有明确分工。

如果工程师对系统行为、边界条件和复杂问题定位更感兴趣，可以考虑向验证方向深入发展。

5. 技术管理与研发管理

并不是所有FPGA工程师都必须一直写代码。

当项目经验积累到一定程度后，也可以转向技术负责人、研发主管或项目管理岗位。

但需要明确的是，技术管理并不是技术能力不足之后的替代选择。

一个合格的技术负责人，通常需要具备以下能力：

• 能够评估技术方案的可行性。

• 能够拆解项目任务并识别关键风险。

• 能够指导工程师解决复杂技术问题。

• 能够协调硬件、软件、测试和产品团队。

• 能够平衡开发周期、质量、成本与技术债务。

如果既有扎实的技术基础，又能够承担团队协作和项目交付责任，那么管理方向可以成为另一条发展路线。

二、FPGA工程师不同阶段，应该重点积累什么？

职业规划不应该只是列出几个岗位名称，更重要的是明确每个阶段需要达到什么能力水平。

这里将成长过程划分为四个阶段。具体年限只是参考，实际进度取决于项目复杂度、工作环境以及个人投入。

第一阶段：入门期，建立完整的数字逻辑设计能力

参考时间：0～2年。

这一阶段的主要任务，是从“知道FPGA是什么”转变为“能够独立完成基本模块设计”。

1. 掌握数字电路基础

学习重点包括：

• 组合逻辑与时序逻辑。

• 触发器、寄存器和计数器。

• 有限状态机。

• 建立时间、保持时间和时钟偏斜。

• 同步复位与异步复位。

• 亚稳态与跨时钟域基础。

其中，时序逻辑尤其重要。

FPGA并不是按照软件语句逐条执行的处理器。RTL代码描述的是硬件结构及其行为，最终会被综合为组合逻辑、触发器、存储资源和其他硬件单元。

例如：

always @(posedge clk) begin
    if (en)
        q <= d;
end

这段代码描述的是一个由时钟触发的寄存器，其更新行为发生在时钟上升沿，而不是像普通软件赋值一样立即执行。

如果在学习初期没有建立这种硬件思维，后续很容易在时序分析、资源估算和逻辑优化中遇到困难。

2. 熟练掌握Verilog或SystemVerilog

不必一开始就追求复杂的语言特性，但应该理解常用语法背后的硬件含义。

重点包括：

• 阻塞赋值与非阻塞赋值。

• always过程块的使用。

• 参数化模块设计。

• 位宽与有符号数运算。

• 数组、存储器和FIFO的描述。

• 状态机编码。

• 可综合代码与不可综合代码的区别。

尤其需要注意位宽问题。

例如，两个有限位宽的信号相加，结果不一定自动保留你期望的所有进位信息。涉及乘法、累加、移位和有符号数运算时，应明确每一级信号的位宽与符号属性。

这些看似基础的问题，在复杂数据通路中往往会演变为难以定位的功能错误。

3. 掌握完整的开发流程

至少应该独立完成一次完整的开发闭环：

需求分析 → RTL设计 → 仿真验证 → 综合 → 时序分析 → 下载上板 → 调试定位。

入门阶段可以从UART、SPI、PWM、计数器、FIFO和简单数据采集模块开始。

但不要只满足于让模块在仿真中跑通。

一个更有价值的练习，是为模块增加异常场景测试，观察复位期间、输入突变、缓存满载以及数据连续输入时的行为。

第一阶段的核心目标，是具备独立完成小型模块并定位常见问题的能力。

第二阶段：成长期，从模块开发走向独立承担项目

参考时间：2～5年。

这一阶段是职业发展中非常关键的分水岭。

如果前两年主要是在已有框架中修改代码，那么接下来需要逐渐承担完整功能模块，甚至一个子系统的设计任务。

1. 深入理解时序约束

时序约束是区分“能够写RTL”和“能够交付FPGA设计”的重要能力之一。

工程师需要理解：

• 时钟定义与生成时钟。

• 输入延迟和输出延迟。

• 时钟不确定性。

• 建立时间与保持时间分析。

• 时序例外的使用条件。

• 时序报告中的关键路径。

• 逻辑延迟与布线延迟的区别。

例如，当综合报告显示设计存在负的建立时间裕量时，不能简单地通过增加寄存器或者随意设置时序例外来处理。

正确的思路应该是先分析关键路径，再判断问题主要来自组合逻辑级数、扇出、布线、时钟关系还是约束错误。

对应的优化方法可能包括增加流水线、调整数据通路、降低不必要的扇出，或者重新审视时钟结构。

需要强调的是，时序优化不能只看建立时间。修改逻辑结构之后，还应检查保持时间、资源利用率以及功能行为是否受到影响。

2. 掌握跨时钟域设计

在真实项目中，不同模块往往工作在不同的时钟域。

如果直接将一个时钟域的信号送入另一个时钟域，就可能引发亚稳态或数据采样错误。

对于单比特控制信号，可以根据具体场景使用同步器；对于多比特数据流，通常需要采用异步FIFO、握手协议等经过验证的跨时钟域结构。

这里有一个容易被忽视的问题：多比特信号分别经过两级触发器，并不意味着整个数据总线就实现了安全的跨时钟域传输。

因为不同位可能在不同时间被接收端采样，最终得到的数据可能并不对应发送端的任何一个有效状态。

因此，需要根据数据类型、更新频率和吞吐率，选择合适的跨时钟域方案。

3. 开始关注系统性能与资源利用率

当模块规模增大之后，工程师需要从局部功能正确转向系统性能优化。

例如：

• 数据吞吐率是否达到目标？

• BRAM是否得到合理利用？

• DSP资源是否出现瓶颈？

• 是否存在过深的组合逻辑？

• FIFO深度是否足够？

• 系统是否能够持续处理背靠背数据？

• 高负载下是否会出现丢包或溢出？

这些问题需要结合设计需求、器件资源和实际测试结果来判断。

不能为了节省资源而盲目减少流水线，也不能为了追求频率而无限增加寄存器。真正有效的设计，是在性能、资源、功耗和开发周期之间找到合适的平衡。

第二阶段的核心目标，是能够独立负责一个具备实际工程价值的功能模块或子系统。

第三阶段：深化期，建立自己的技术专长

参考时间：5～8年。

到这个阶段，继续学习更多语法或简单外设，通常已经难以带来明显的能力提升。

真正重要的是形成一个可以持续积累的技术方向。

例如高速接口、数字信号处理、FPGA系统架构、复杂验证，或者软硬件协同设计。

1. 选择方向时，先看项目，再看技术热度

很多工程师在规划职业时，容易被热门技术吸引。

看到PCIe发展不错，就开始学习PCIe；看到人工智能受到关注，就想转向FPGA加速；看到高速通信需求增加，就准备研究SerDes。

学习新技术当然没有问题，但如果没有结合实际项目和岗位需求，就很容易陷入不断切换方向、始终没有形成专长的状态。

更合理的做法，是从三个角度进行判断：

第一，当前工作中是否有机会接触相关技术。

第二，目标岗位是否确实需要这些能力。

第三，自己是否愿意长期解决这个方向中的复杂问题。

例如，如果所在公司长期从事高速数据采集，那么深入研究ADC接口、JESD204、数据缓存、DMA和高速链路调试，可能比同时学习多个互不相关的技术更有价值。

如果所在团队主要开发通信基带，那么定点数算法实现、滤波器、FFT和数据通路优化就可能更适合作为长期专长。

2. 从使用IP核走向理解IP核

在FPGA项目中，使用厂商提供的IP核非常普遍。

但高级工程师不能只停留在“会配置IP”的层面。

以FIFO为例，除了配置数据宽度和深度，还应该理解读写时序、满空标志、读写时钟关系、延迟模式以及溢出和欠载处理。

对于高速接口IP，则需要进一步理解复位顺序、时钟要求、状态指示、错误恢复以及协议约束。

当IP核出现异常时，工程师应该能够结合波形、寄存器状态、接口行为和器件文档逐步定位问题，而不是只能反复修改参数、重新生成工程。

3. 形成可复用的工程方法

技术专家与普通开发人员之间，一个重要区别在于能否将经验转化为可复用的方法。

例如：

• 建立统一的RTL编码规范。

• 整理常用CDC设计模式。

• 构建模块级验证模板。

• 形成时序分析与优化流程。

• 编写自动化构建和回归测试脚本。

• 建立项目常见故障与定位手册。

• 维护经过验证的接口驱动和基础模块。

这些工作短期内未必能直接带来可见的成果，但随着项目数量增加，其价值会越来越明显。

第三阶段的核心目标，是在某个技术方向上形成较强的独立解决问题能力，并能够将经验应用于不同项目。

第四阶段：成熟期，向技术专家或系统负责人发展

参考时间：8年以上。

这一阶段没有统一的标准答案。

有的工程师继续深耕技术，成为高速接口、信号处理或者复杂FPGA系统方面的专家；有的工程师开始负责产品架构、技术方案和团队建设；还有一些工程师会逐渐转向SoC、嵌入式系统或异构计算等相邻领域。

关键不在于职级名称，而在于能否解决更大范围的问题。

例如，面对一个复杂的数据处理系统，技术负责人需要回答的不只是某个模块如何实现，还包括：

• 系统指标是否合理？

• 方案能否在目标器件上实现？

• 关键技术风险在哪里？

• 是否需要提前验证关键IP或接口？

• 硬件和软件的职责如何划分？

• 如何保证系统可测试、可维护？

• 如何在项目进度和技术风险之间做出取舍？

这些能力需要长期项目经验积累，很难仅通过短期培训获得。

三、FPGA工程师应该优先补齐哪些技术短板？

职业方向可以有不同选择，但有一些基础能力，无论走哪条路线都很难绕开。

1. 不要只会写RTL，要会看时序报告

在一些工程项目中，代码功能已经完成，却迟迟无法达到目标频率。

这时，如果工程师只会修改RTL，而不能判断关键路径在哪里，就很容易陷入反复试错。

建议养成一个习惯：每次完成综合和实现之后，都要关注资源报告与时序报告。

至少需要知道：

• 最差建立时间裕量是多少？

• 最差保持时间裕量是多少？

• 关键路径从哪里出发，到哪里结束？

• 路径经过了哪些逻辑单元？

• 主要延迟来自逻辑还是布线？

• 当前约束是否准确反映了真实接口要求？

时序报告不是项目最后才需要看的文件，而是设计优化的重要依据。

2. 不要只会仿真，要会定位板级问题

仿真通过并不意味着整个系统一定正确。

实际硬件环境中，还会受到时钟质量、复位时序、接口连接、器件配置以及外部设备行为等因素影响。

因此，需要逐渐掌握片上逻辑分析工具、ILA采样、触发条件设置、关键状态观测以及板级信号测量等调试方法。

当系统无法正常运行时，建议从最容易验证的环节开始排查：

1. 检查电源、时钟和复位。

2. 确认FPGA配置成功。

3. 检查接口初始化与关键状态寄存器。

4. 观察输入数据是否进入逻辑。

5. 检查数据通路中的关键节点。

6. 验证输出接口与外部设备之间的交互。

这种分层排查方法通常比一开始就修改大量RTL更有效。

3. 不要忽略脚本与自动化能力

FPGA开发并不意味着只能使用硬件描述语言。

随着项目规模增加，自动化能力会越来越重要。

建议根据工作环境，逐步掌握Python、Tcl以及基础的版本控制工具。

Python可以用于数据格式转换、仿真结果分析、测试数据生成和报告处理；Tcl常用于EDA工具的工程管理、综合实现流程和批量构建；Git则有助于追踪代码变化、管理分支以及复现历史版本。

例如，一个简单的数据校验脚本，就可以帮助工程师自动检查FPGA输出的数据文件是否存在丢包、错位或者数值异常。

如果项目需要反复执行综合、实现和时序检查，那么自动化脚本也能减少重复操作，提高问题复现效率。

这些能力不一定会取代核心硬件设计能力，但可以明显提高工程效率。

4. 逐渐建立软硬件协同思维

很多FPGA项目并不是独立运行的逻辑电路，而是由FPGA、处理器、驱动程序和上位机软件共同组成。

例如，在Zynq等SoC平台上，工程师需要理解PS与PL之间的数据交互，熟悉AXI总线、DMA、中断机制和缓存一致性等基本概念。

在传统FPGA平台上，也经常需要配合嵌入式处理器、PCIe驱动或者上位机程序完成整个数据链路。

即使不打算成为软件工程师，也应该理解数据如何进入FPGA、如何被处理，以及最终如何传输到目标设备。

能够跨越硬件与软件边界定位问题，是工程师承担复杂项目的重要基础。

四、FPGA工程师如何规划自己的学习路线？

明确了职业方向之后，还需要把目标转化为实际行动。

如果每天只是零散地学习一个接口或者看几篇技术文章，很容易产生“学了很多，却没有真正进步”的感觉。

比较有效的方法，是围绕目标岗位建立分层学习计划。

下面以希望成长为中高级FPGA逻辑设计工程师的人为例，给出一条可以执行的路线。

第一阶段：夯实基础

建议重点学习：

• 数字电路基础与同步设计原则。

• Verilog/SystemVerilog常用语法。

• 仿真工具的使用。

• FPGA开发工具的综合与实现流程。

• 基础时序约束。

• UART、SPI、FIFO等常见模块。

这一阶段不要追求项目规模，重点是保证每个模块都能说清楚设计原理、关键时序和异常处理方式。

第二阶段：完成一个完整项目

可以选择一个具有实际工程价值的项目，例如多路数据采集与缓存系统。

项目可以包含：

• 数据输入接口。

• 数据有效性检查。

• FIFO缓存。

• 简单的数据预处理。

• AXI或其他数据传输接口。

• 状态监控与错误计数。

• 仿真测试和板级调试。

项目完成后，不要只保留源代码，还应整理设计文档、时序报告、资源报告、测试用例以及问题记录。

这些材料能够帮助你复盘设计过程，也能在求职时更具体地展示技术能力。

第三阶段：深入一个专业方向

在完成基础项目之后，选择一个方向持续深入。

<参考方向>

以上技术并不是每个人都需要全部掌握。应当结合当前工作、目标岗位和可获得的开发环境来选择。

例如，如果目标是高速接口工程师，那么花大量时间研究与目标岗位关系不大的外设，可能不如深入掌握链路调试和接口协议。

第四阶段：形成可以展示的工程成果

学习的最终目的不是积累知识点，而是形成解决问题的能力。

建议至少准备一个能够完整说明设计思路的项目，并重点展示：

• 为什么采用当前架构？

• 核心模块如何实现？

• 如何验证功能正确性？

• 如何分析时序与资源？

• 遇到过什么问题？

• 如何定位并解决问题？

• 最终达到了什么可测量的结果？

如果涉及性能数据，例如工作频率、吞吐率、资源利用率或延迟，应提供明确的测试条件和测量依据，不要为了简历好看而随意编造指标。

对于求职者而言，一个经过充分验证、能够解释设计细节的项目，通常比十几个只停留在基础功能演示的项目更有说服力。

五、FPGA工程师如何提升自己的职业竞争力？

技术能力决定工程师能否完成工作，但职业发展还受到项目经历、岗位需求和沟通能力等因素影响。

1. 优先积累能够体现个人贡献的项目经验

在简历中，仅仅写“负责FPGA开发”“熟悉Verilog”并不能充分说明能力。

更有效的表达方式，是说明项目目标、本人职责、关键技术问题以及实际结果。

例如，与其写：

“负责FPGA数据采集模块开发。”

不如写：

“负责多通道数据采集模块设计，完成接口时序控制、异步FIFO缓存和数据完整性验证，并通过仿真及板级测试验证连续数据传输功能。”

如果有真实的性能数据，还可以补充关键频率、数据吞吐率、资源占用或者故障率变化。

当然，简历中的内容必须与实际经历一致。没有独立完成的工作，不应包装成个人主导的项目。

2. 关注行业和产品，而不只是技术本身

FPGA是实现手段，企业最终关注的是产品能否满足需求。

在不同应用领域，工程师需要关注的重点也不一样。

通信领域更重视高速数据链路、实时处理和协议实现；工业控制领域更关注实时性、可靠性和长期运行稳定性；测试测量领域则可能更加关注采样精度、同步控制和数据处理能力。

如果希望获得更好的发展机会，就需要逐步理解所在行业的业务需求。

一个能够解释“为什么需要这样设计”的工程师，通常比只会说明“代码是怎么写的”更容易承担复杂任务。

3. 结合目标岗位制定学习计划

不要因为某项技术热门，就认为自己必须立即掌握。

更实际的方法是定期查看目标岗位的招聘要求，将其分为三个层次：

• **必须具备：**目标岗位明确要求的基础能力。

• **重点提升：**能够显著提高岗位匹配度的专业技能。

• **长期储备：**可能影响未来发展的相关技术。

例如，目标岗位要求熟悉时序约束、异步FIFO和高速接口调试，那么这些内容就应该优先安排，而不是同时启动多个互不相关的学习项目。

每隔一段时间，根据项目进展和岗位要求重新评估一次，通常比制定一份长期不变的学习计划更有效。

六、FPGA工程师容易陷入的几个职业误区

误区一：工作年限越长，技术水平自然越高

工作年限只能说明从业时间，并不能直接代表能力。

如果多年都在维护同一类模块，缺乏独立设计、时序分析和复杂问题定位经验，那么即使工作年限增加，能力也可能停滞。

真正值得积累的是解决问题的方法，以及处理更复杂工程任务的能力。

误区二：学会更多工具，就能成为高级工程师

熟悉不同厂商的开发工具、掌握更多IP核，确实能够提高工作效率。

但工具只是手段。

如果无法解释时序违例的原因，不能设计可靠的跨时钟域结构，也不能根据系统指标选择合理的数据通路架构，那么单纯增加工具使用经验，很难形成真正的技术壁垒。

误区三：必须转向AI或者热门技术才能发展

FPGA的应用领域并不局限于人工智能。

高速通信、雷达信号处理、工业控制、数据采集、测试测量以及嵌入式系统等领域，都有各自的技术需求。

是否转向某个新方向，应该结合目标岗位、个人兴趣和现有经验判断。

对于已经在某个领域积累了多年项目经验的工程师而言，继续深化原有专长，也可能比贸然转换方向更具优势。

误区四：只要技术过硬，就不需要沟通能力

实际研发工作中，工程师很少能够完全独立完成所有任务。

需求理解、接口定义、问题复现、设计评审和项目交付，都需要与其他岗位进行协作。

技术能力决定了问题能否被解决，而沟通能力决定了问题能否被准确理解、及时发现并有效解决。

尤其是在负责系统级项目时，清晰表达设计思路、技术风险和解决方案，本身就是重要的工程能力。

七、写在最后

FPGA工程师的职业发展，没有一条适用于所有人的固定路线。

有人擅长底层逻辑和时序优化，适合持续深耕数字设计；有人对高速接口和复杂协议更感兴趣，可以向专业技术方向发展；也有人更擅长系统架构、跨团队协作，最终成长为技术负责人。

不同路线之间并不存在绝对的高低之分。

对于刚入门的工程师，当前最重要的是建立数字逻辑思维，掌握基本开发流程，并通过完整项目积累经验。

对于已经有一定工作经验的工程师，应该逐渐摆脱单纯完成任务的工作模式，主动深入时序分析、跨时钟域、接口协议和系统性能等关键问题。

而对于拥有多年经验的工程师，则需要进一步思考：自己是否已经形成稳定的专业优势？是否能够独立解决复杂问题？是否具备设计系统方案、指导他人或者推动项目交付的能力？

这些问题，比单纯纠结工作几年应该拿到什么职级，更值得认真思考。

技术成长的本质，不是不断增加知识点，而是逐步提升自己能够解决的问题的复杂度。

对于FPGA工程师而言，扎实的数字逻辑基础、可靠的工程实践能力、明确的专业方向，以及持续解决实际问题的习惯，才是职业发展中真正值得长期投入的东西。