1-1. 介绍常用的 EDA 验证工具和 debug 工具

目前行业内的验证工具按照验证方法来划分显得更为清晰，我们在标注工具的同时，也会 附上其主要用途。在讲工具归属的时候，我们将分别采用前缀 S-（Synopsys），C-

（Cadence）和 M-（Mentor）来表示。

动态验证方法依赖于仿真器（Simulator），包括 S-VCS，C-Incisive & Xcelium，M-    Questasim。

硬件加速模拟器（emulator），包括 S-Zebu，C-Palladium，M-Veloce。

形式验证工具（formal），包括 S-VC Formal，C-Jasper，M-Questa Formal。

仿真调试工具（debug），包括 S-Verdi，C-SimVision，M-Questa Visualizer Debug。

1-2. 描述 soc/ip验证之间的区别，以及验证二者之间的侧重点

SoC和 IP从独立性来看，前者较后者更为独立，往往具备更加完整的功能。SoC会由多个   IP、子系统和其它系统模块构成，从层次来看，IP是构成 SoC的重要组成部分。在验证

SoC时，首先需要确保其 IP级别都完成了验证，而在系统级别需要验证各个模块之间的

交互和协调情况、集成连线情况，测试用例会更加真实，当然，仿真速度也下降很快， 一 般需要做门级仿真。在 IP级验证时，如果是内部 IP，那么需要就接下来的运用场景（配 置情况），展开重点性的验证，如果是向外部提供的 IP，那么需要针对其参数配置展开   更为全面细致的验证工作，所以其特点不但是要求验证每一项功能，而且是每一项功能在 不同配置下的行为是否是正确的。

1-3. 描述从芯片 spec到 tapeout的整个过程，重点介绍哪些步骤需要验证，以及所需 的文件和验证重点

a. 从 spec到模块 RTL时，除了 RTL文件，还需要寄存器文件来生成寄存器模型，构建   UVM验证环境，主要验证每一项 RTL功能。

b. 从模块到子系统时，除了之前的文件，如果在子系统级别需要模拟电源域开关，那么 还需要 UPF，如果子系统单独综合且较为独立，可能还需要做门级仿真，那么需要综 合网表和 SDF文件，验证的重点将是子系统的各项完整功能。

完整版私聊老师，添加微信获取哦